“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

Analizador de Firmas Introducción Si bien una sonda lógica permite ver el estado de un nodo, no permite comprobar si la secuencia de estados lógicos que presenta el mismo a lo largo del tiempo es correcta o no. El problema de la reparación de equipos electrónicos digitales se ha hecho cada vez más complejo. Se necesita una gran cantidad de tiempo para detectar una falla, gran conocimiento de Hardware y Software por parte de los técnicos y un alto costo administrativo. Se puede llegar a tener un 5% del costo del activo dedicado a estas funciones. Otra forma tradicional del mantenimiento de los mismos se hacia a nivel de tarjetas o módulos. Estos se reemplazaban directamente si presentaban alguna anomalía lo cual era rápido y no exigía personal calificado. En contrapartida este método implica un costo elevado para su implementación y mantenimiento esto además de la dificultad para detectar cierto tipos de errores esta provocando el uso de otras metodologías de mantenimiento. Para comprobar el funcionamiento de los dispositivos digitales desde simples compuertas, a nivel de componentes, hasta placas con varios microprocesadores se desarrollo el concepto del Análisis de Firma el cual es más económico que el anterior. El Análisis de Firma se basa en las propiedades matemáticas de las máquinas secuenciales lineales que la hacen apta para la detección de errores en una secuencia de datos. El concepto del Análisis de Firmas es simple y similar al utilizado en los circuitos analógicos en lo referente a procedimiento, en los mismos se compara las formas de ondas y tensiones obtenidas en el equipo bajo prueba con las esperadas determinando así la avería. En el análisis de firmas, la Firma obtenida en el equipo bajo prueba se compara con la esperada para determinar si la etapa funciona correctamente o no. Este instrumento se basa en la compresión de datos el cual reduce grupos complejos de varios bytes a una firma de solo 4 dígitos hexadecimales. Supondremos inicialmente un dispositivo simple que funcione como inversor

N1 01010101

N2 INVERSOR

10101010

1/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

Se observa una secuencia de 0 y 1 en el nodo de entrada N1, a esta secuencia se la denomina vector de excitación, normalmente los analizadores de firmas no generan esta secuencia por lo que se usa para ello o bien un analizador lógico con generador de datos incorporados o la genera el propio equipo bajo prueba en un modo de test. El nodo N2 es el nodo de salida, la firma consiste en la secuencia de 0 y 1 que se espera observar en dicho nodo. Un caso más complejo se produce cuando n vectores de excitación generan la secuencia del nodo. N1 Circuito Bajo Prueba

01010101

NS 10101010

10101010 Nn Las firmas actuales pueden tener cientos de bits por lo que para comprimir la información que contienen se utiliza el código de detección de errores CRC 16. Este código permite con solo dos bytes detectar más del 99% de errores posibles en conjuntos de datos de cientos de bytes. Si en un sistema digital cualquiera que funcione correctamente, medimos en un punto cualquiera su estado lógico (en un cierto tiempo) o se determina el mismo durante su diseño se obtiene un numero binario característico, el cual puede ser representado en forma polinomial. n

Ci X i

1.1 i 0

en donde Ci son coeficientes binarios (asumen el valor de 1 o 0), la variable X representa el orden de los bits de la secuencia. Por ejemplo si la secuencia de 1 y 0 (formato de 16 bits) es: 1.2

S(n) = 11101001 01110101

se puede representar como el polinomio de n grado S(n) = C15X15+C14 X14+ C13X13 +C12X12 +C11X11 +C10X10 +C9X9 +C8X8+C7X7 +C6X6 +C5X5 + C4 X4+ C3X3 +C2X2 +C1X1 +C0X0 2/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

S(n) = 1X15+1X14+1X13+0X12+1X11+0X10+0X9+1X8+0X7 +1X6+ 1X5 +1X4 +0X3 +1X2 +0X1 + 1X0 Este polinomio de grado n o de n bits que representa la cadena de 0 y 1 , datos que deseamos analizar, es comparado con un polinomio de grado m o de m bits llamado generador de firmas , el cual debe cumplir la condición de que n>m. Esta comparación consiste en la división entre los dos polinomios.

S(n)

P(m)

X15+X14+X13+X11+X8+X6+X5+X4+X2+1

X3+X2+X+1

X15+X14+X13+X12

X12+X9+X7+X4

X12+X11+X8+X6+X5+X4+X2+1 X12+X11+X10+X9 X10+X9+X8+X6+X5+X4+X2+1 X10+X9+X8+X7 X7+X6+X5+X4+X2+1 X7+X6+X5+X4 X2+1

Resto = Firma

El Resto de la división es la llamada FIRMA que se encuentra comprimida por otra secuencia de 3 bits 1.5 R(n)

X 2 1 ( = 1 0 1)

Esta operación matemática puede realizarse mediante la utilización de registros de desplazamiento realimentados. 00110011 00001000 01000110 00001000 la cual puede ordenarse en forma de tabla como 4 Bytes 00110011 00001000 01000110 00001000 El CRC 16 se basa en un polinomio generador existiendo varios polinomios estándar. 3/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

Los analizadores de firmas tienen en general señales de START, STOP y CLOCK la señal de CLOCK sincroniza la toma de datos del analizador. Mientras que las señales de START y STOP inician y terminan respectivamente el muestreo del nodo. START STOP CLOCK NODO X X X X X 0 0 1 1 1 1 1 1 0 1 0 0 0 X X X X El diagrama de tiempos correspondiente se observa en la figura, en general una firma distinta a la esperada no proporciona una información exacta acerca de cual es la falla que se ha producido. Sin embargo hay dos firmas importantes que están relacionadas con la actividad específica de un nodo. Consideraremos la firma relacionada a un nodo que es mantenido a “0” la firma obtenida del mismo es “0000” en el caso de que el nodo se mantenga a 1 siempre se ingresara un “1” por lo que no habrá transición en los datos dependiendo el valor obtenido del numero de veces que se introduce la misma. Por lo tanto esta firma se puede utilizar para verificar el tiempo de medida las señales de START y STOP y CLOCK.

Analizador de Firmas 5004A Este analizador de firmas necesita que los estímulos externos sean generados por el dispositivo bajo prueba o por un elemento externo. Una forma de generar los estímulos en forma interna por el sistema es agregar al firmware del mismo una sección que se dedica a la generación de las firmas. O haciendo trabajar al sistema en formato libre, este formato obliga a trabajar al sistema en un ciclo repetitivo usando para ello el menor numero de elementos posible y estimulando el máximo numero de nodos del circuito. El proceso de obtención de la firma de un nodo es controlado por tres señales, la señal de inicio (START) se emplea para comenzar el intervalo de tiempo de medida, la señal de reloj (CLOCK) sincroniza la toma de datos del analizador con las señales que van a ser observadas en cada nodo. La señal de parada (STOP) se usa para terminar el intervalo de tiempo de la medida. 4/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

Las señales de inicio y parada definen el intervalo de toma de datos y pueden obtenerse de las líneas de direccionamiento, puertas de entrada salida u otras señales que identifiquen la presencia de un único grupo de datos. Luego de tomados los datos estos son procesados aplicándose el CRC 16 a los mismos y luego se muestra el resto como cuatro dígitos hexadecimales. Para evitar confusiones se utiliza una codificación no estándar 0123456789ACFHPU. Que permite una lectura más fácil y segura, por ejemplo la letra B se podría confundir con el 6. Diseño con análisis de Firmas Las máximas ventajas de esta técnica se obtienen cuando se encuentra implementada desde la fase de diseño. Durante esta se reserva una parte de la memoria de programa generalmente el 5% para almacenar los vectores de excitación del dispositivo. Se agrega al firmware del mismo una rutina que tome dichos vectores de excitación y los utiliza para activar las distintas etapas del circuito. Además se agregan conmutadores o se establece dentro del firmware un rutina para pasar el circuito al modo Análisis de firmas para que se active el modo de análisis. Otro requerimiento consiste en romper los lazos de realimentación usando conmutadores, conectores o puentes. Esto es necesario para evitar posibles fallos producidos por la realimentación del circuito. Cuando el fallo es causado por el microprocesador o la zona de memoria necesaria para generar el análisis de firmas, no funcionaria el análisis de firmas al no poder activarse el programa de análisis de firmas.

5/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

Analizador Lógico Diagrama en Bloques Punta Prueba 1

Punta Prueba n

Reloj Externo Reloj Interno

Disparo Externo Comparador Palabras Disparo Interno

ADC 1

Registro Muestreo N Bits

MEMORIA Bus Datos

ADC n

Adquisición

Teclado Display

Sincronismo Tiempos

Frecuencia Muestreo

Selector Reloj

CPU

Disparo Visualización

Selector Disparo Bus Control Sincronismo Disparo

6/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

Las funciones específicas que poseen los analizadores lógicos confieren a éstos una serie de características para el análisis de los circuitos digitales que no poseen otros equipos electrónicos de medida. A continuación se describen los distintos tipos de analizadores utilizados. Posteriormente se inicia la descripción exhaustiva de los analizadores lógicos destinados al análisis del funcionamiento de sistemas digitales complejos en los que se requiere la observación simultánea de multitud de canales y una gran potencia en sus sistemas de adquisición, disparo y presentación. Adquisición Está compuesta por n etapas idénticas una por cada canal de que disponga el analizador, estas etapas tienen tres bloques y un registro de muestreo de n bits. Cada etapa posee una sonda y un ADC realizado con comparadores con tensión de umbral seleccionable que convierten la señal de entrada a un valor binario de 1 Bit. Este bloque tiene como misión determinar si el nivel de tensión que hay en cada entrada se corresponde con un "uno lógico" o con un "cero lógico". Para ello realiza una comparación entre la señal recibida y un determinado voltaje umbral. Si el nivel de la señal recibida es superior al umbral, el analizador almacena un "uno"; si es inferior, un "cero". El voltaje umbral depende de la familia lógica utilizada en el sistema al que tenemos conectados los canales del analizador (TTL, HCMOS, ECL, etc.)

Canal 1

Este tipo de ADC es extremadamente rápido dado que el tiempo de conversión solo depende del tiempo de establecimiento del comparador y del tiempo de propagación de la compuerta utilizada. Con velocidades de conversión típicas de 1 nseg es decir que su frecuencia de muestreo puede llegar a 100 Mhz. En la actualidad se han desarrollado ADC Flash para este tipo de instrumentos con tiempos de conversión máximos de 1 Pseg es decir que soportan frecuencias de muestreo de 1 Ghz. La conversión de los n canales del analizador se realiza en forma simultanea y los datos obtenidos son transferidos al registro de muestreo cuando lo indica el reloj de muestreo el cual puede ser generado en forma externa o interna. La gráfica siguiente muestra el diagrama de tiempos de la etapa de adquisición. 7/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

En donde Tm es el tiempo de muestreo del circuito. Obteniéndose un conjunto de sondas que se conectan al circuito digital que se quiere analizar. Cada entrada se llama canal. Actualmente es habitual disponer de al menos 32 canales de entrada hasta mas de un centenar. Cada canal se identifica por un nombre y un número, de forma similar a como se nombran los buses de datos o direcciones en un sistema basado en microprocesador. RELOJ Sirve para establecer el instante en que se los datos convertidos por los ADC son transferidos al registro de muestreo. La señal de reloj puede provenir del exterior del analizador “reloj externo” o puede venir dada por el propio analizador “reloj interno”. Cada caso tiene sus particularidades. RELOJ EXTERNO El uso del reloj externo se realizará cuando empleemos el MUESTREO SINCRÓNICO ,en este caso el instrumento esta sincronizado con el circuito digital que se está analizando. En este modo, las muestran se toman en los instantes dados por una señal de reloj externa. Es por tanto el reloj del sistema externo el que marca el ritmo de captura de datos del analizador permitiendo de este modo guardar en la memoria del analizador la máxima información útil del sistema. Es importante hacer notar que en este tipo de muestreo no se tiene ninguna referencia temporal de la señales puesto que la señal de muestreo es externa y no se dispone de ningún mecanismo para conocer su temporización. RELOJ INTERNO El reloj interno se utiliza cuando realizamos un MUESTREO ASÍNCRONO dado de que el instrumento no tiene ningún sincronismo con el circuito que se trata de medir. En este caso es el propio analizador lógico quien genera los flancos en los que se escriben datos en memoria. El período de esta señal se puede elegir entre una serie de valores prefijados en el analizador. Se debe notar que en este caso sí se dispone de una referencia temporal sobre las señales que analizamos puesto que el analizador conoce el periodo de muestro con el que se está trabajando. La precisión de las medidas será función del periodo de muestreo que seleccionamos, cuando mayor sea el periodo menor será la precisión y viceversa. La exactitud de las medidas depende, por lo tanto, de la frecuencia de muestreo dado en que en el intervalo entre dos muestras puede ocurrir una transición que no seria detectada por el mismo. El peor caso ocurre cuando se producen dos transiciones consecutivas ambas en el periodo de incertidumbre del instrumento.

8/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

Estas transiciones también denominadas glich son detectadas en los modernos analizadores por detectores de cambios de nivel por flancos que se activan en el periodo de incertidumbre del mismo. Cuando se produce un glich se almacena en la unidad de control para posteriormente ser mostrado en el display. La figura muestra el diagrama de tiempos cuando se produce la máxima incertidumbre del instrumento.

MEMORIA Es una memoria RAM encargada de almacenar los datos obtenidos del registro de adquisición. Estos datos son los que posteriormente podremos visualizar en el monitor del analizador. Esta memoria está organizada en palabras de n bits, siendo n el número de canales del analizador, los analizadores lógicos del laboratorio disponen de unas pocas Kbytes. La cantidad de palabras que se pueden almacenar determina el intervalo de tiempo que se puede analizar en cada toma de datos. Si se toman las muestras a una frecuencia constante denominada Frecuencia de Muestreo, el tiempo que podremos almacenar en una toma de datos vendrá dado por: Tiempo Almacenado (Seg.) = Tamaño Memoria / Frecuencia Muestreo(Hz) El control de los datos que se guardan en la memoria se realiza mediante dos Señales  Reloj: es la que fija los instantes en los que se graban datos en la memoria.  Disparo: es una señal que habilita o deshabilita la escritura de datos en la memoria. Comprender y utilizar adecuadamente estas dos "señales" permite sacar el máximo partido a la limitada memoria con que cuentan los analizadores lógicos. 9/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

SELECTOR DE DISPARO Indica el instante a partir del cual se permite la escritura de los datos en la memoria. La especificación del disparo (TRIGGER) sirve para seleccionar los datos que nos interesan de aquellos que no son útiles para el análisis que se va a realizar.  Para programar este disparo se debe tener en cuenta los niveles lógicos de alguna señal externa al analizador “Entrada de Disparo Externa”  Las palabras que se van produciendo en los canales de entrada “Comparador de Palabras”  Una combinación entre las dos anteriores. ENTRADA DE DISPARO EXTERNO Permite programar el analizador para que la señal que marque el comienzo de la adquisición sea una señal externa al analizador. Esta entrada permite por tanto sincronizar la toma de datos con el estado de alguna señal de nuestro circuito bajo prueba. Como ejemplo podríamos pensar en la señal de interrupción que se produce en un sistema basado en microprocesador. Tambien se puede definir de que forma se puede realizar el disparo algunos ejemplos se muestran a continuación.

Disparo por pendiente (edge triggering). La adquisición del analizador se realiza mediante la detección de la transición positiva o negativa de una determinada señal de entrada. (figura 9.7. a) - Disparo por tiempo de transición (slew-rate triggering). Sólo se activa el disparo cuando se detectan flancos con tiempos de transición mayores (o menores) que una cierta cantidad de tiempo predefinida (figura 9.7. b). 10/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

Disparo por transitorio (glitch triggering). Se utiliza para detectar transitorios estrechos (glitches) que suelen ser efecto o causa de un mal funcionamiento del sistema. Para su detección se configura un tiempo T. Todo pulso de duración inferior se considerará glitch y activará el disparo del sistema (figura 9.7. c). Disparo por anchura de pulso (pulse width triggering). Es similar al método anterior. Ahora, una vez definidos los tiempos T1 y T2, sólo los pulsos de anchura mayor que T1 y menor que T2 activarán el disparo (figura 9.7. d). Disparo por exceso de duración (timeout triggering). Cuando aparecen pulsos de anchura mayor que un tiempo T predefinido el sistema se dispara (figura 9.7. e). Disparo por defecto de amplitud (runt pulse triggering). Una vez definido un determinado nivel umbral de amplitud mínima se puede disparar el sistema tras la detección de pulsos defectuosos de escasa amplitud (figura 9.7. f). Disparo lógico (logic triggering). Se determina el disparo mediante combinación lógica de dos o mas señales de entrada. Se suele configurar este método de disparo introduciendo una ecuación con operadores lógicos. Disparo secuenciado (setup-and-hold triggering). Este método de disparo evalúa la posición y duración temporal relativa entre determinadas señales y la transición de otra señal de referencia. El disparo se efectúa (o no) cuando cumple el cronograma establecido por los tiempos “setup” y “hold” como se muestra en la figura 9.8. SELECCIÓN DE PALABRAS DE DISPARO Sirve para establecer todas las palabras de datos que son significativas para el análisis que se quiere hacer. Cada una de estas palabras se identifican mediante un nombre o etiqueta. El objetivo es, por tanto, facilitar la programación de la condición de disparo. COMPARADOR DE PALABRAS Y CIRCUITO DE DISPARO Sirve para comparar las palabras de disparo con los canales de entrada y para establecer la secuencia de condiciones que se deben dar para generar el disparo del analizador. Cada analizador lógico tiene multitud de opciones para configurar su disparo. Normalmente el disparo se especifica mediante una serie de sentencias condicionales que en conjunto se suelen llamar PROGRAMA DE DISPARO. Cuando se cumplen todas las condiciones impuestas en el programa se produce la CONDICIÓN DE DISPARO del analizador. A partir de este momento la memoria se llena y el analizador lógico deja de tomar datos de los canales de entrada. En este sentido se hablará de POSICIÓN DE DISPARO al instante en el que se produce la condición de disparo. Normalmente es importante guardar datos tanto previos como posteriores a que se produzca la condición de disparo. Esto es posible gracias a que el analizador va guardando en su memoria cíclica todos los datos previos a la condición de disparo por lo que cuando ésta se produce es posible indicarle que conserve ciertos datos previos. Esto se realiza mediante la programación de la posición del disparo dentro de la memoria. Resaltar finalmente que la realización del programa de disparo es la tarea más compleja en el manejo del analizador, dado que debemos especificar con precisión la secuencia que ha de producirse hasta llegar a los datos que queremos analizar. 11/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

CIRCUITO DE PRESENTACIÓN Permite visualizar los datos almacenados en la memoria una vez que se finaliza la adquisición de los mismos; estos datos se pueden representar en el monitor de diversas formas.  Diagramas de Tiempos muestran formas de onda que representan los estados lógicos de cada canal de datos, o de un grupo de canales manejado como un bus. En el eje vertical se representa una selección de los canales de entrada y el eje horizontal se representa el tiempo.  Tablas de estados organizan los datos en forma de listado de posiciones de memoria del analizador y contenido de cada posición. Se pueden utilizar distintos sistemas de numeración (binario, hexadecimal, etc.) o distintos códigos (ASCII, BCD, etc.) para visualizar los "unos" y "ceros" almacenados en la memoria.  Mnemónicos desensamblados es un listado de las instrucciones que se ejecutan en un sistema basado en un microprocesador. A partir de la información en los buses de direcciones, datos y control, el analizador lógico es capaz de traducir los estados lógicos por los que pasa el sistema en instrucciones en lenguaje ensamblador de un microprocesador concreto. Para esta utilidad, normalmente, se requiere hardware y software adicional para cada microprocesador o familia de microprocesadores. MONITOR Y TECLADO Forman la interfase con el usuario. En el monitor se presentan tanto los menús y las opciones de configuración del analizador como los datos almacenados en la memoria. El teclado que incorporan los analizadores lógicos permite seleccionar los diferentes menús del aparato e introducir todos los datos para configurar adecuadamente el analizador. CPU Es la que se encarga de controlar todas las etapas del instrumento y ejecutar los comandos ingresados por el usuario Comparación entre el analizador lógico y el osciloscopio A la hora de realizar el estudio de funcionamiento de circuitos digitales se pueden elegir como herramienta de análisis osciloscopios digitales DSO (digital storage oscilloscopes) o bien analizadores lógicos LA (logic analyzer). El osciloscopio es un equipo muy familiar que suele ser muy útil en determinadas aplicaciones donde existen pocas señales de interés (2 o 4 como máximo) y donde es necesario obtener medidas con gran exactitud tanto de tensiones analizándose amplitudes, pendientes de subida o bajada, oscilaciones, calidad de las formas de onda, transitorios, glitches, ruido, etc. Como de tiempos retrasos o solapes, tiempos de propagación, periodos, estabilidad en frecuencia jitter, etc. 12/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

Sin embargo, cuando se necesita realizar el análisis simultáneo de un gran número de señales digitales, o cuando se requiere de un sistema complejo de disparo ligado a un determinado patrón establecido a partir de múltiples señales digitales no siendo exigible una gran exactitud en las medidas de amplitud y tiempo, parece más recomendable el uso de los LA. La diferencia básica desde el punto de vista de la arquitectura de estos dos equipos estriba en el número y complejidad de sus convertidores analógicos / digitales ADC (analog to digital converter). Mientras que un DSO dispone de como máximo 4 ADC tipo Flash de 8 o 10 bits (2N-1 comparadores internos) los AL pueden disponer de un hasta un centenar (o más) de ADC de 1 bit (con 1 ó 2 comparadores internos). En la actualidad, los DSO más avanzados están provistos de sistemas de disparo y adquisición suficientemente potentes que permiten realizar medidas complejas en circuitos digitales mientras que los modernos AL disponen de uno o más canales de adquisición tipo DSO que permiten mejorar la exactitud de algunas medidas. En este punto es interesante dejar claras ciertas diferencias existentes entre el osciloscopio y el analizador lógico. Según lo visto las principales diferencias entre un analizador lógico y un osciloscopio se dan en  El número de canales en un osciloscopio convencional pueden visualizarse simultáneamente 2 canales de datos, mientras en un analizador lógico puede llegarse hasta más de 128 canales.  La forma de onda visualizada el analizador presenta la información de los datos "idealizada", esto es, convertida en valores lógicos (0 ó 1). Sin embargo, el osciloscopio, al presentar datos reales, permite la visualización de la forma de onda concreta de una señal, de sus flancos de bajada y subida, así como un detalle mayor y más exacto a la hora de realizar medidas temporales o de tensión.  La presentación de la información: en el osciloscopio la información puede presentarse únicamente en forma de trazas. El analizador puede presentar la información en los tres formatos comentados anteriormente: cronogramas, tablas de estados y mnemotécnicos.  En el osciloscopio el disparo tiene lugar cada vez que se detecta el paso por un determinado nivel de tensión en una de las señales de entrada; en el analizador el usuario determina la condición de disparo y la posición de éste dentro del conjunto de datos almacenados. Descripción del analizador Tektronix 1230 Los analizadores lógicos 1230 de Tektronix tienen 32 canales de datos, puede muestrear a una frecuencia máxima de 100 MHz y dispone de 2Kb de memoria RAM interna. Se maneja por medio de un teclado hexadecimal y unas teclas de cursor, y se configura mediante una serie de menús y opciones que aparecen en pantalla. Sondas de adquisición de datos 13/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

El analizador 1230 permite la conexión de hasta cuatro sondas de 16 canales cada una. En el laboratorio, los equipos están preparados para la conexión de dos sondas como máximo por analizador (32 canales). A este analizador se le pueden conectar diferentes tipos de sondas de adquisición. Algunas permiten trabajar únicamente con un voltaje de referencia, otras admiten varios voltajes diferentes para hacer la comparación de umbral y algunas otras permiten además obtener el código en ensamblador del microprocesador que se estudia. Sonda P6444 Esta sonda permite trabajar con diferentes niveles de referencia TTL, HCMOS, ECL,... la elección de uno de estos niveles se realizará mediante una de las opciones del menú Timebase. La figura muestra un dibujo de la sonda P6444. En él se aprecia que la sonda posee tres conectores: A, B y C. El conector C corresponde a los 8 canales de menor peso, el B a los 8 de mayor peso y el A a una serie de entradas  EXT es la línea de entrada de disparo externo.  CLK1 y CLK2 ambas son líneas de entrada de reloj externo.  QUAL sirve para realizar un filtrado selectivo de los datos que se adquieren cuando se utiliza reloj síncrono (externo). Mientras esta línea no está activa no se tienen en cuenta los pulsos del reloj.

Además de los tres conectores, la sonda P6444 posee 6 microinterruptores que sirven para configurar el funcionamiento de las entradas del conector A de la misma. En ellos debe especificarse si se utilizan las señales de disparo externo y validación (QUAL) y en qué flancos o niveles son activas estas señales y las de reloj. 14/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

Descripción del panel frontal En la figura se representa el panel frontal del 1230, que se describe a continuación .

Monitor Teclado hexadecimal Tecla DON'T CARE: permite introducir valores indiferentes en el menú de condiciones (aparecen como X) o valores en blanco en la edición de algunos campos de otros menús. Tecla START: al presionarla comienza el muestreo de datos. Tecla STOP: permite finalizar manualmente la adquisición de los datos (generalmente ésta termina cuando se da la condición de disparo). Cursores: se utilizan para desplazarse a través de los menús o de los datos, además para seleccionar caracteres alfanuméricos en modo editor. Tecla ENTER: sirve para confirmar cambios cuando el analizador lo solicita y para entrar y salir del modo editor. Tecla MENU: permite acceder al menú principal al encender el equipo y volver al menú anterior desde cualquier situación. Tecla NOTES: presionando esta tecla se obtiene ayuda sobre el menú actual. Si se presiona la tecla ENTER simultáneamente con ésta, se inicializa el analizador. POWER: indica mediante un LED el encendido del equipo. Conexiones de las sondas: el 1230 permite conectar hasta 4 sondas de 16 canales cada una. Siempre que se vayan a adquirir datos una de las sondas debe ocupar la ranura con el rótulo PROBE A. 15/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

Descripción de los menús del analizador La configuración del analizador lógico antes de la toma de datos, así como las diversas opciones de presentación de datos una vez adquiridos éstos, se realizan mediante el uso de los menús disponibles en el equipo. En esta sección se dará una visión general de las posibilidades de cada uno de los menús, sin entrar en detalles de su modo de funcionamiento. El menú principal del analizador se estructura en tres partes: Configuración, Datos y Utilidades. Cada una de ellas está formada por varios menús, cada uno de los cuales se identifica mediante un dígito hexadecimal. El acceso a un menú se puede realizar  Pulsando el dígito hexadecimal que lo identifica  Desplazando el cursor hasta seleccionar el menú (aparecerá en video inverso) y entonces pulsando ENTER. La mayor parte de las opciones dentro de cada menú se deben seleccionar pulsando algún dígito hexadecimal. En la parte inferior de la pantalla, la última línea informa continuamente de las opciones disponibles y las teclas que sirven para seleccionarlas. Menús de configuración 0 Timebase (menú de base de tiempos): permite seleccionar el tipo de reloj que se va a utilizar en la adquisición de los datos (síncrono o asíncrono). En caso de que se seleccione reloj asíncrono (interno del analizador), puede elegirse la frecuencia del mismo entre varios valores. Cuando se utiliza más de una sonda de entrada puede asignarse un reloj a cada una de las sondas utilizadas o pueden agruparse varias de ellas bajo un mismo reloj. Este menú permite la agrupación/desagrupación de las sondas en las distintas bases de tiempos. El nivel de referencia o voltaje umbral (dependiente, como se indicó anteriormente, de la familia lógica del sistema bajo prueba) puede ser también seleccionado por este menú. Puede también habilitarse mediante este menú la detección de espurios. 1 Channel Groups (menú de agrupación de canales): permite agrupar los canales de entrada en conjuntos definidos por el propio usuario, de acuerdo al rupamiento lógico que aquellos poseen en el sistema bajo prueba (bus de direcciones, bus de datos, etc.). Pueden agruparse canales de distintas sondas siempre que aquellas estén referidas a la misma base de tiempo. 2 Trigger Spec (menú de disparo): este menú se utiliza para definir la secuencia de condiciones que deben darse para que se produzca el disparo del analizador, lo que hemos llamado programa de disparo. 3 Conditions (menú de condiciones): se entiende por condición una combinación de unos y ceros perteneciente a un grupo de canales y que puede ser reconocida por el analizador (generalmente, a esta combinación se le denomina palabra de disparo). 16/17

“Análisis de Fallas en Circuitos Digitales” – 2011 Medidas Electrónicas II – FRT - UTN

Las condiciones que se definen en este menú son las que utiliza el menú anterior para determinar el disparo. 4 Run Control (menú de control de ejecución): con este menú se puede especificar la memoria (de las cuatro que posee el analizador) en la que se desea almacenar los datos, el formato en que éstos serán presentados por defecto tras su adquisición, la posición que ocupará el disparo en el conjunto de los datos almacenados y las condiciones para la comparación de memorias. Menús de datos 6 Mem Select (menú de selección de memoria): muestra los principales parámetros de configuración de cada una de las cuatro memorias. Permite elegir la memoria que se desea utilizar. 7 State (listado de estados): presenta los datos adquiridos en el formato de tabla de estados. Permite además examinar las diferencias entre memorias tras una comparación de las mismas. 8 Disassembly (mnemónicos desensamblados): traduce los datos de la memoria a su formato de lenguaje ensamblador del microprocesador del sistema bajo prueba. 9 Timing (cronogramas): presenta los cronogramas correspondientes a los datos almacenados. Permite hacer medidas temporales entre distintos puntos de los mismos, variar la resolución de presentación, reordenar los canales, eliminarlos, etc. Menús de utilidades B Storage (menú de almacenamiento): permite salvar / recuperar la configuración del analizador en / desde una memoria no volátil. Esto facilita el uso de la misma configuración del analizador en diferentes sesiones. C Sys Settings (menú de configuración inicial): en este menú se definen o cambian la hora y fecha, la intensidad de la imagen del monitor y se activa o desactiva el protector de pantalla y el autodiagnóstico del equipo al conectarlo.

Ing. Juan C. Colombo 30/08/2011

17/17