Microelectrónica

Tema 0: Introducción

Microelectrónica l

l

l

Rama de la Electrónica dedicada al diseño y desarrollo de dispositivos electrónicos extremadamente pequeños y que consumen muy poca energía. Se emplea con frecuencia como sinónimo de la tecnología de los circuitos integrados. Pero también incluye los circuitos híbridos y los MCM.

1

Microelectrónica l

l

l

Permite la fabricación de: −

Resistencias.

−

Condensadores.

−

Transistores.

No suele ser práctico integrar inductancias: −

Ocupan demasiado.

−

Sólo en circuitos de muy alta frecuencia (radio).

Los circuitos sintonizados se logran con el uso de componentes piezoeléctricos.

Circuitos híbridos (I) Circuito miniaturizado formado por una mezcla de componentes discretos y circuitos integrados sobre un mismo sustrato, normalmente cerámico. l

Se usan como un componente más del circuito impreso. l

Incluyen componentes que no pueden integrarse: magnéticos, cristales, grandes condensadores... l

l

Dos tipos: −

De película gruesa.

−

De película fina.

2

Circuitos híbridos (II) l

Película gruesa: −

Es la tecnología más usada para la interconexión en circuitos híbridos.

−

Conexiones y resistencias se imprimen a través de pantallas usando tintas o pastas conductoras.

−

Los tamaños y tolerancias que pueden obtenerse son algo mayores que con la tecnología de película fina, pero queda compensado por su versatilidad.

−

Es posible fabricar circuitos multicapa imprimiendo capas aislantes entre medias.

−

Las tolerancia se pueden mejorar con cortes realizados con láser (laser trimming).

Circuitos híbridos (III) l

l

l

Película fina: −

Deposición por evaporación física por rayo de electrones.

−

“Sputtering” o esparcido.

−

Deposicion química en fase de vapor

Permite un control fino de las dimensiones y los detalles. Tiene limitaciones en cuanto al tamaño de los componentes a los que se puede aplicar.

3

Circuitos híbridos (IV) l

Ejemplos de conexiones y componentes en circuitos híbridos:

Circuitos híbridos (V) l

Ejemplos de circuitos híbridos:

4

Módulos multi-chip l

l

l

MCM: Multi Chip Module. Varios circuitos integrados en un mismo encapsulado. Por ejemplo: Microprocesadores multinúcleo y su caché.

Historia de la Microelectrónica (I) l

l

l

El desarrollo de los CI está muy ligado al de los computadores. El Z3 (Konrad Zuse, 1941): 1ª máquina programable completamente automática. 2300 relés, 22 bits, reloj de 5 Hz. Aritmética en coma flotante.

5

Historia de la Microelectrónica (II) l

l

l

l

1945: el 1er "bug“ (bicho). Lo identificó Grace Murray Hopper en el Mark I. Una polilla atrapada en un relé. Desde entoces todos los programas pasan por el “debugging”.

Historia de la Microelectrónica (III) l

l

l

l

ENIAC: supuso un hito al ejecutar por 1ª vez código máquina. 167 m², 17.468 válvulas, 27 Tm, medía 2,4 m x 0,9 m x 30 m, 160 kW. Elevaba la temperatura de la sala hasta los 50ºC. Era poco fiable ya que las válvulas se fundían continuamente.

6

Historia de la Microelectrónica (IV) l

l

l

l

1947: el primer transistor de contacto. Laboratorios de la Bell Telephone. Premio Nobel para Bardeen, Brattain y Shockley. En 1949 aparecen los primeros transistores bipolares (BJT).

Historia de la Microelectrónica (V) l

La “Tiranía de los números”: −

En los 50, con los nuevos transistores era posible construir circuitos mucho más complejos.

−

Pero cada componente se conectaba a otro mediante cables soldados a mano.

−

La longitud de los cables ralentizaba los circuitos y era casi imposible que no hubiese soldaduras defectuosas.

−

La complejidad de los circuitos que podían realizarse físicamente estaba limitada.

7

Historia de la Microelectrónica (VI) l

l

l

Verano de 1958: Jack Kilby está sin vacaciones por ser “el nuevo” en los laboratorios de Texas Instruments. Trabaja en un proyecto para reducir el tamaño de los circuitos, aunque no le gusta el camino elegido por TI. Como está solo, decide probar su propia solución: fabricar el circuito y todos sus componentes del mismo monolito de Si y... funciona.

Historia de la Microelectrónica (VII) l

l

Jack Kilby recibió el premio Nobel en 2000 por su invención. También lideró el equipo que desarrolló la primera calculadora electrónica de mano, fabricada por Texas Instruments en 1967.

8

Historia de la Microelectrónica (VIII) l

l

l

l

El circuito de Kilby tenía problemas de orden práctico. Robert Noyce presentó su propia idea de circuito integrado medio año más tarde. Resolvía varios de ellos, principalmente cómo interconectar los componentes. Lo logró añadiendo una capa final de metal.

Historia de la Microelectrónica (IX) l

l

l

Esto dejó el circuito integrado listo para su producción en masa. Noyce fue cofundador de Fairchild Semiconductor e Intel. Se le considera coinventor del circuito integrado.

9

Historia de la Microelectrónica (X) l

l

1960: aparece la tecnología bipolar: −

La primera familia lógica con éxito comercial.

−

Primera revolución de los CI.

−

Permitió una gran densidad de integración.

−

Dominó el mercado hasta los años 80.

1970: tecnología MOS: −

El concepto de transistor MOS existía desde 1925, pero era difícil de fabricar.

−

La primera en utilizarse fue la CMOS, pero las limitaciones tecnológicas no la hacían práctica.

Historia de la Microelectrónica (XI) l

1970: tecnología MOS: −

La primera tecnología MOS usada a gran escala: PMOS.

−

En 1970 Intel inicio la 2ª revolución de los CI con el 1er microprocesador: el 4004 (4 bits) y la continuó en 1974 con el 8080 (8 bits) ambos de tecnología NMOS.

−

El problema de la tecnología NMOS era su alto consumo.

−

En 1970 también aparece la 1ª memoria de gran densidad (1 kbit).

10

Historia de la Microelectrónica (XII) l

l

l

Hoy en día la tecnología más usada es la CMOS (>80%). sus principales características son su bajo consumo y su robustez. También se han desarrollado otras tecnologías: −

BiCMOS: combina la tecnología MOS y la bipolar.

−

ECL (Emitter Coupled Logic): basada en etapas diferenciales.

−

Arseniuro de Galio.

Suelen reservarse para aplicaciones de alto rendimiento y muy alta frecuencia.

Circuitos integrados l

l

Fabricados sobre obleas de un monocristal de silicio de alta pureza. Etapas: −

Formación de película.

−

Fotolitografía.

−

Dopado con impurezas.

−

Pruebas.

−

Encapsulado.

11

Circuitos integrados l

Formación de una película: −

l

Generación de una película de óxido de silicio sobre la superficie de la oblea.

Eliminación selectiva de la película de óxido por métodos fotolitográficos. −

Deposición de un barniz fotosensible sobre la capa de óxido.

−

Exposición a luz UV a través de una máscara.

−

Las zonas expuestas son eliminadas durante el revelado.

−

La oblea se ataca con un ácido que elimina el óxido no protegido.

Circuitos integrados l

l

Dopado del silicio: −

Los átomos del elemento dopante se incorporan a las zonas donde el óxido no protege al silicio.

−

El proceso se puede producir por difusión o implantación iónica.

Crecimiento de una nueva capa de silicio y repetición del proceso. −

Se crean nuevas capas de silicio y se repite el proceso para generar estructuras complejas como transistores.

12

Circuitos integrados l

l

Metalización: −

Creación de contactos.

−

Los contactos se crean también con técnicas de fotolitografía.

−

En el caso de circuitos complejos pueden necesarias varias capas de metalización.

Pasivación −

El CI se protege pasivándolo con un recubrimiento de vídrio

Preparación del silicio l

l

l

l

Los CC.II. se fabrican a partir de monocristales casi perfectos de Si ultrapuro (>99.99999% o 7N+) cortados en obleas (wafers). El Si (26%) junto con el O (49%) son los elementos más abundantes de la corteza terrestre. La inmensa mayoría de las rocas son silicatos. Aun así, tardó en descubrirse (Berzellius, 1824) debido a su alta reactividad. En estado líquido llega a reaccionar con todos los elementos conocidos. Por ello resulta difícil de obtener y mantener puro.

13

Preparación del silicio l

l

l

La mayor parte de la producción se dedica a la fabricación de acero. A este Si en bruto (raw) se le denomina de grado metalúrgico (99%) o MG-Si. En 2006 se producían 4 MTm/año. Se obtiene por reducción con carbono del SiO2 (cuarzo), que es abundante en estado casi puro: l

l

SiO2 + 2C + 2000ºC → Si + 2CO

Se usa un horno de arco con electrodos de grafito y forrado con coque y alimentado con coque y arena de cuarzo.

Preparación del silicio l

l

También se añaden aditivos para evitar la formación de SiC que inutilizaría el producto y el horno. Para fabricar semiconductores el MG-Si debe purificarse hasta 1.000.000.000 de veces.

14

Preparación del silicio l

1º, el Si se convierte en SiHCl3:en un reactor de “cama de fluido”: l

l

l

l

Si + 3HCl + catalizador + 300ºC→ SiHCl3 + H2

El Triclorosilano obtenido es mucho más puro que el MG-Si. Se trata de un líquido que hierve a 31,8ºC. 2º, el SiHCl3 se destila para obtener hasta obtener una altísima pureza. 3º, se consigue Si de alta pureza con el proceso Siemens (1960) o como se denomina actualmente por “Deposición Química de Vapor” (CVD: Chemical Vapor Deposition.

Preparación del silicio l

l

l

l

Durante el proceso CVD se produce polisilicio dopado del que crecerán los monocritales. El reactor de polisilicio consite en una vasija al vacío y que contiene varillas de Si en “U” que Primero se calientan desde el exterior, desde los 1.000ºC el aumento de conductividad permite continuar el calentamiento haciendo pasar corriente eléctrica por las varillas. Cuando las varillas han alcanzado la temperatura de reacción, se introduce una mezcla de Triclorosilano, H2 y gases dopantes como AsH3 o PH3.

15

Preparación del silicio l

l

Para mantener la presión constante (pocos mbar) se evacúan constantemente los productos de la reacción. El polisilicio se deposita sobre las varillas de Si gracias a la reacción: l

l

SiHCl3 + H2 → Si + 3HCl

Reacciones similares proporcionan cantidades muy pequeñas, pero muy precisas, de As, P o B que quedan incorporadas al polisilicio.

Preparación del silicio

16

Preparación del silicio l

Aunque el proceso parece simple, no lo es: −

El Si debe mantenerse ultrapuro. Todos los materiales (incluyendo gases) deben serlo también.

−

Los reactivos son muy peligrosos: l l l

El AsH3 y el PH3 están entre las sustancias más tóxicas conocidas. El H2 y el SiHCl3 son muy inflamables si no directamente explosivos. Manejarlos y eliminar adecuadamente los residuos no es fácil ni barato.

−

El control no es fácil: mientras que el flujo de hidrógeno está sobre 100 l/min, sólo se requieren ml/min de gases dopantes y aun así las cantidades han de ser precisas y la mezcla homogénea.

−

Los carísimos reactivos deben aprovecharse al máximo.

Preparación del silicio l

l

l

l

El proceso es lento(sobre 1 kg/hr) y, por tanto, caro. Aun así, funciona y se producen más de 40kTm/año de polisilicio. La mayor parte lo consume en la actualidad la industria fotovoltáica. En 2007 se produjó la “Gran Crisis del Si”.

17

Preparación del silicio l

l

l

La concentración de impurezas en el Si obtenido es < 1 ppb. Las principales impurezas, aparte de las que se utilizan en el dopaje, son el O (1018 cm-3) y el C (1016 cm-3). Obtener Si con bajo contenido en O es difícil, porque el Si fundido sólo puede contenerse en cuarzo (SiO2) y aun este material se disuelve lentamente, contaminando el Si.

Silicio monocristalino l

Polisilicio amorfo

l

l

Silicio cristalino

Cualquier defecto en la estructura cristalina resulta fatal para un dispositivo microelectrónico. Es polisicio obtenido contiene muchos defectos y está formado por muchos cristales (policritalino). Es necesario obtener un único cristal casi perfecto.

18

Defectos en un cristal l

l

Un cristal puede tener muchos tipos de defectos y pueden producirse más durante su procesamiento. Los defectos causan pérdidas eléctricas y empeoran las características de los dispositivos.

Fabricación de monocristales (I) l

l

l

l

l

Crecimiento de cristales Czochralski (CZ). El cristal se genera “tirando” de una semilla sumergida en Si justo por encima del punto de fusión (1417ºC). La velocidad de extracción y el perfil de temperatura determinan el diámetro. El resto de variables determinan su calidad y homogeneidad. El proceo tiene tanto “arte” como ciencia.

19

Fabricación de monocristales (I) l

l

l

l

En el proceso tiene gran importancia el fenómeno de la segregación de las impurezas. Las impurezas rebajan el punto de fusión del Si, por lo que tienden a quedarse en el fluido y eliminarse del cristal. Esto tiene dos caras: −

Por un lado permite refinar (purificar) aún más el Si.

−

Por otro provoca que el dopado no sea homogéneo a lo largo del diámetro del cristal.

Esto tiene implicaciones en la velocidad de extracción y en los elementos que pueden usarse como dopantes.

Fabricación de monocristales (II) l

l

Se usan sólo aquellos elementos con un bajo coeficiente de segregación. P, As, B.

20

Fabricación de monocristales (III) Crystal puller and rotation mechanism Crystal seed

Molten polysilicon

Single crystal silicon

Quartz crucible

Heat shield

Carbon heating element

Water jacket Figure 4.10

Fabricación de monocristales (IV)

21

Fabricación de monocristales (V) l

Monocristal de Si obtenido por el método CZ.

Photograph courtesy of Kayex Corp., 300 mm Si ingot

Fabricación de monocristales (VI) l

l

Un proceso alternativo es el de la “Zona Flotante”. Puede usarse tanto para el refino como para el crecimiento de un cristal.

22

Fabricación de monocristales (VII) l

l

l

Los dopantes y otras impurezas rebajan el punto de fusión de Si. Por tanto el cristal se empobrece en impurezas que quedan en el líquido. Eliminado la última capa en sucesivas pasadas se puede refinar aun más el Si.

Fabricación de monocristales (VIII) l

Crecimiento de cristal en Zona flotante: Gas inlet (inert)
Chuck Polycrystalline rod (silicon)


Molten zone Traveling RF coil

RF

Seed crystal

Chuck

Inert gas out

23

Pasos básicos preparación obleas (Wafers)

Crecimiento Crecimiento cristal cristal

Marcado Marcado yy lijado lijado del del borde borde

Limpieza Limpieza

Conformado Conformado

Atacado Atacado

Inspección Inspección

Corte Corte obleas obleas

Pulido Pulido

Empaquetado Empaquetado

Planos Cristalográficos l

l

l

En un cristal pueden definirse planos cristalográficos que contienen todos los nodos de la red. Estos cristales se identifican por índice de Miller. Para fabricar semiconductores, el Si debe cortarse siguiendo sus planos cristalográficos. Z

Z

Y

Y X

X (100)


Z

Y X

(110)


(111)


24

Eliminación de la capa exterior

Preparación del cristal para amolar

Amolado del diámetro

Aplanado del lateral

Sierra de diámetro interno

Sierra

25

Cristal original y detalle del corte

Marcado de la oblea

1234567890

Notch

Scribed identification number

26

Identificación plano cristalográfico

Atacado químico de la superficie para restaurar los daños ocasionados por el corte

27

Tamaños de oblea típicos (uP de 1.5 x 1.5 cm )

88 die 200-mm wafer

232 die 300-mm wafer

Pulido

28

Pulidora de doble cara

Upper polishing pad

Wafer Slurry Lower polishing pad

Figure 4.26

Medidas de calidad Dimesiones físicas Planitud Microrrugosidades Contenido en oxygeno • Defectos del cristal • Particulas • Resistividad volumétrica. • • • •

29

Principales pasos del procesoMOS UV light Mask oxygen photoresist

exposed photoresist

Photoresist Coating

Exposed Mask-Wafer Alignment and Exposure Photoresist

Silicon dioxide

oxide

Silicon substrate

rr wwee PPoo RRFF

RF

r we

r we

Po

Po

RF

Ionized CF4 gas photoresist oxide

Dopant gas

Ionized oxygen gas oxygen

oxide

gate oxide

Oxide Etch CF4 or C3F8 or CHF3

Oxidation (Gate oxide)

Photoresist Strip O3

Scanning ion beam

re sis t

silicon nitride

ox S

G D

Ion Implantation

G

D

S

G

D

Nitride Deposition

Active Regions

Ionized CCl4 gas

Silane gas polysilicon

Polysilicon Deposition

Contact holes

top nitride S

Photoresist Develop

S G D

Contact Etch

Used with permission from Advanced Micro Devices

po ly ga te

Oxidation (Field oxide)

oxide

Polysilicon Mask and Etch CF4+O2 or CL2 Metal contacts G drain D S

Metal Deposition and Etch

Proceso CMOS

Pasos en la fábricas de obleas: Difusión Fotolitografía Atacado Implante Iónico Películas Finas Pulido

30

Procesado típico de las obleas en una fábrica de CI CMOS submicrónicos Wafer Fabrication (front-end) Wafer Start Unpatterned Wafer

Diffusion

Completed Wafer

Test/Sort

Thin Films

Polish

Photo

Etch

Implant

Used with permission from Advanced Micro Devices

Esquema simplificado de un horno de alta temperatura para óxidos Thermocouple measurements

Temperature Temperature controller controller

Gas flow flow Gas controller controller

Process gas

Quartz tube

Heater 1 Temperaturesetting voltages Heater 2 Heater 3

Three-zone Heating Elements

Pressure Pressure controller controller

Exhaust

31

Esquema simplificado de un módulo de procesador fotolitigráfico Vapor Prime

Load Station

Wafer Cassettes

Develop- Edge-Bead Rinse Removal Transfer Station

Resist Coat

Wafer Stepper (Alignment/Exposure System)

Wafer Transfer System

Soft Bake

Cool Plate

Develop Resist

Hard Bake

For some Photoresists

Esquema simplificado de un atacador seco de plasma Etchant gas (e.g.HF) entering gas inlet

Gas distribution baffle

High-frequency energy

Anode electrode

RF coax cable Photon

Electromagnetic field (confines plasma) Free electron

-

e

-

e

λ

Glow discharge (plasma) Vacuum gauge

Ion sheath

e

Wafer Cathode electrode +

R

Chamber wall

Flow of byproducts and process gases Positive ion

Radical chemical

Exhaust to vacuum pump

Vacuum line

32

Esquema simplificado de un implantador de iones Gas cabinet Ion source

+70 to +300 kV

Filament

Mass resolving slit

Plasma

Insulator

Acceleration column

Extraction assembly

Beamline tube

Analyzing magnet Ion beam

Process chamber

Lighter ions

Heavy ions

Insulator Graphite

+20 to +250 kV

Scanning disk

Ground Potential

Esquema simplificado de un sistema de procesado CVD Gas inlet Capacitivecoupled RF input

Process chamber

Chemical vapor deposition

Wafer Susceptor

Exhaust

Heat lamps CVD cluster tool

33

Reacciones químicas CVD • SiH4(gas) + O2(gas) Ł SiO2(solid) + 2H2 (gas) • SiH4(gas) + H2(gas) +SiH2(gas) Ł 2H2(gas) + PolySilicon (solid) Continuous gas flow

Diffusion of reactants Boundary layer Deposited film Silicon substrate

Sección de un circuito CMOS de 0.18 µm Passivation layer

Bonding pad metal

ILD-6

ILD-5 M-4 ILD-4 M-3 ILD-3 M-2 ILD-2 M-1 Via

LI metal n+

ILD-1 Poly gate

p+

LI oxide p+

STI

n-well

n+

n+

p+

p-well p- Epitaxial layer p+ Silicon substrate

34

Metalizaciones de un chip

Micrograph courtesy of Integrated Circuit Engineering

Sección de un circuito integrado

Wiring Layers

Wiring Layers

Wiring Layers Vias through Passivating Layers

CMOS Devices

35

Sección de un microprocesador AMD Surface Passivation Layers SiO2 (500nm) + Si3N4 (200 nm) Metal Layer #6

Metal Layer #5

Metal Layer #4

Metal Layer #3

Metal Layer #2 Metal Layer #1

Isolation Trench

PolySi Gate Contact

Ley de Moore En 1965, Gordon Moore predijo que el número de transistores que podrían integrarse en una pastilla se doblaría cada 14 o 18 meses. Increíblemente visionario: la barrera del millón de transistores se cruzó en los 80. 2300 transistores, 1 MHz clock (Intel 4004) - 1971 16 millones de transistores (Ultra Sparc III) 42 millones, 2 GHz clock (Intel P4) - 2001 140 millones de transistores (HP PA-8500)

36

Evolución de los CI

Evolución de los circuitos entre 1960 y principios de los 90: Reducción de los detalles: 0,7X/3 años. Incremento del tamaño del chip: 16% anual. “Creatividad” en los diseños.

Ley de Moore en los microprocesadores Los transistores de doblan cada 2 años 1000

Average 2X every 1.96 years

Transistors (MT)

100 10

486

1 386 286

0.1 0.01

Pentium® proc

8086 8080 8008 4004

8085

0.001 1970

1980

1990 Year

2000

2010

Courtesy, Intel

37

Evolución capacidad chips DRAM human memory human DNA

100000000

64,000,000

4X cada 3 años

10000000

16,000,000

K b it c a p a c ity /c h ip

4,000,000 1,000,000

1000000

256,000

book

100000

64,000 16,000

10000 4,000 1,000

1000 256 100 64

0.07 µm

0.1 µm

0.13 µm

0.18-0.25 µm

0.35-0.4 µm

0.5-0.6 µm

encyclopedia 2 hrs CD audio 30 sec HDTV

0.7-0.8 µm

1.0-1.2 µm

1.6-2.4 µm

page 10 1980

1983

1986

1989

1992

1995

1998

2001

2004

2007

2010

Year

Crecimiento del tamaño del chip Crece un 14% para satisfacer la Ley de Moore

Die size (mm)

100

10

386 8080 8008 4004

8086 8085

P6 486 Pentium ® proc

286

~7% growth per year ~2X growth in 10 years

1 1970

1980

1990 Year

2000

2010

Courtesy, Intel

38

Frecuencia de reloj Se dobla cada 2 años 10000

2X every 2 years

Frequency (Mhz)

1000

P6

100 486 10

8085

1 0.1 1970

8086 286

Pentium ® proc

386

8080 8008 4004 1980

1990 Year

2000

2010

Courtesy, Intel

Microprocesador Intel 4004

1971 1 MHz, 5V 5k componentes

39

Intel Pentium

1994 100 MHz, 3.3V 3M componentes

Pentium III

40

Intel Pentium IV

1999 1.2 GHz, 1.8V 42M componentes

Tamaño mínimo de los detalles

Datos históricos y previsiones Actualmente el límite actual está en los 25nm de longitud de canal de un MOS.

41

Estado de Arte: microprocesadores avanzados

Tamaño mínimo de los detalles de un CI

42

Estructuras de escala ultrapequeña

En 1990 IBM demuestra la litografía a escala de Å. La tecnología parece capaz de fabricar dispositivos mucho más pequeños que los límites conocidos actuales.

Disipación de potencia La potencia consumida continúa incrementándose 100

Power (Watts)

Mainframe Chips (liquid cooled)

P6 Pentium ® proc

10 8086 286 1

8008 4004

486 386

8085 8080

0.1 1971

1974

1978

1985

1992

2000

Year

Eliminar el calor es el problema inmediato (2003) Courtesy, Intel

43

Densidad de potencia Power Density (W/cm2)

10000

Rocket Nozzle

1000

Nuclear Reactor

100

8086 10 4004 Hot Plate P6 Pentium® proc 8008 8085 386 286 486 8080 1 1970

1980

1990 Year

2000

2010

Demasiado elevada para mantener las uniones frías Courtesy, Intel

Productividad de los diseñadores

100,000

Logic Tr./Chip

10,000

Tr./Staff Month. 1,000

100 58%/Yr. compounded Complexity growth rate

10

100

1

10 x

0.1

xx xx

0.01

x

1

21%/Yr. compound Productivity growth rate

x

x

Productivity (K) Trans./Staff - Mo.

1,000

0.1 0.01

2009

2007

2005

2003

2001

1999

1997

1995

1993

1991

1989

1987

1985

1983

0.001

1981

Complexity

Logic Transistor per Chip (M)

10,000

La complejidad aumenta más rápido que la productividad Courtesy, ITRS Roadmap

44

Continuará la progresión CMOS En la actualidad los CI se enfrentan a: Problemas para evacuar calor. Problemas límites litografía. Efectos cuánticos. Complejidad de los diseños.

Es posible que se necesite un salto tecnológico.

Previsiones SIA Year Feature size (nm) Mtrans/cm2

1999

2002

2005

2008

2011

2014

180

130

100

70

50

35

7

14-26

47

115

284

701

(mm2)

170

170-214

235

269

308

354

Signal pins/chip

768

1024

1024

1280

1408

1472

Clock rate (MHz)

600

800

1100

1400

1800

2200

Wiring levels

6-7

7-8

8-9

9

9-10

10

Power supply (V)

1.8

1.5

1.2

0.9

0.6

0.6

High-perf power (W)

90

130

160

170

174

183

Battery power (W)

1.4

2.0

2.4

2.0

2.2

2.4

Chip size

For Cost-Performance MPU (L1 on-chip SRAM cache; 32KB/1999 doubling every two years)

http://www.itrs.net/ntrs/publntrs.nsf

45

No sólo aumenta la escala de integración de los microprocesadores Cell Phone Small Signal RF

Digital Cellular Market (Phones Shipped)

Power RF

Power Management

1996 1997 1998 1999 2000 Units

48M 86M 162M 260M 435M

Analog Baseband Digital Baseband (DSP + MCU)

(data from Texas Instruments)

46